在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 3433|回复: 3

[求助] 多层板中去耦电容的放置位置

[复制链接]
发表于 2013-6-8 09:18:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在双面板中,由于没有内电层,所以一般都是经过去耦电容后再到芯片管脚,在多层板中呢?我最近在画一个FPGA的板子,从参考设计的原理图中可以发现,每个电源管脚都有1个小电容(例如:0.001u),然后一个bank共用一个大电容(例如:10uf),请问这种情况下这个大电容怎么布局啊?还有在多层板中,电源还是先经过电容再到芯片管脚吗?请懂行的人指教!
发表于 2013-6-8 09:31:48 | 显示全部楼层
一般顺序,大电容-》小电容-》芯片引脚。最好保证一到两个电源引脚有一个小电容。大电容可以远一点。然后就近过孔。过孔放置遵行回路面积最小原则。
发表于 2013-7-24 17:26:35 | 显示全部楼层
了解。。谢谢。。。。。
发表于 2013-9-4 17:49:17 | 显示全部楼层
use SMD type capacitor, it is proper for decoupling cap.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:50 , Processed in 0.023875 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表