在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3003|回复: 6

[启芯工作室] Functional Coverage

[复制链接]
发表于 2013-6-6 23:11:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
SystemVerilog作为IEEE-1800,将ASCI设计、验证和断言集中在一起,是目前数字集成电路设计和验证领域最流行的语言。从2006年至今,基于SystemVerilog的验证方法学快速发展,由此可见,数字验证工程师必须掌握SystemVerilog。
启芯学堂: 275855756

发表于 2013-6-20 16:36:17 | 显示全部楼层
帮你顶一下,不错的。
发表于 2014-2-12 03:59:42 | 显示全部楼层
大家顶才是真的顶
发表于 2014-2-16 17:14:28 | 显示全部楼层
那就顶一个呀
发表于 2014-5-1 03:48:30 | 显示全部楼层
感谢分享~
 楼主| 发表于 2014-7-3 16:25:39 | 显示全部楼层
欢迎芯片设计爱好者加入“启芯”,共同学习,交流,进步!
发表于 2015-12-17 18:56:49 | 显示全部楼层
thanks very much !!!!!!!!!!!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 09:59 , Processed in 0.023025 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表