设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog时序分析

发新帖

查看: 1303|回复: 1

[资料] verilog时序分析

发表于 2013-5-31 15:46:50 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

黑金开发板提供

5_time.part1.rar

15 MB, 下载次数: 59 , 下载积分: 资产 -5 信元, 下载支出 5 信元

5_time.part2.rar

103.01 KB, 下载次数: 20 , 下载积分: 资产 -2 信元, 下载支出 2 信元

5_time.part3.rar

15 MB, 下载次数: 32 , 下载积分: 资产 -5 信元, 下载支出 5 信元

5_time.part4.rar

206.05 KB, 下载次数: 20 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子

回复

发表于 2013-6-1 11:00:35 | 显示全部楼层

正需要呢，谢谢！！

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-31 07:28 , Processed in 0.024921 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表