PCI9054 Direct Slave模式，Local bus 传输为什么不受ready#控制，

mjl-0708

我的Local 16bit，设置ready#使能，但是PCI进行16bit访问时，blast在ads#后一个时钟周期有效，但是固定8个周期就取消，但是我还没有给ready#信号，因此总是采不到数据。
9054并没有按照我配置的方式工作？不知道这是为什么，
类似的配置我已经在9056上做了验证，都ok。怎么到了9054就不行？

从波形看，从双端口RAM中已经读出数据，就是9054  Local侧没有采集到，我将9054配置为使用内部wait周期，不使用外部ready#信号时，还是同样的现象。但是PCI主机这边有时可以返回数据，但是从返回的数据看，数据怎么是9054内部PCI寄存器的值。按理说 PCI配置空间是不能通过vxWORKS下得d命令来查看的，必须通过PCI相关命令，这个现象很奇怪？
希望专家指导，急急急！

mjl-0708

9054 PCI BAR0为0x80000000，使用d 0x80000000可以看内部寄存器，但是寄存器应该从Local 寄存器开始，不应该包含PCI配置空间。
PCI BAR2为0x80020000，我用d 0x80020000命令，查看9054外部RAM，使用FPGA做桥接，命令返回9054内部所有寄存器值，包括PCI配置空间。

将9054配置修改为使用内部wait计数，不使用外部ready#， BLast#确实按照设置的数值（8）有效，但是返回的数据还是不正确。

mjl-0708

搞定了，原来是那块板子有问题。

a20061475

LZ我想问下 DMA传输时 寄存器DMAMODE0或者DMAMODE1是怎么配置，从哪里配置，是不是挂载的EEPROM里面配置（这个EEROM不是只是配置空间地址的吗？）

lmjzxl

我们在调试PXI接口时出现了与mjl-0708 一样的问题，不知mjl-0708 的板子是出的什么问题，请教了，或者有哪位大侠给指点一二，谢谢！我的邮箱是lmjzxl@163.com

lmjzxl

我们的PXI接口调通了，主要是FPGA程序问题，具体来说是一些9054上本来不该接到FPGA的信号接到了FPGA，而在程序里也定义了这些输入或输出信号，也分配了管脚，导致了前述错误的发生，后来把这些没有用到的信号不给分配管脚，而且将没有用到的IO管脚设定成输入三态，通讯就ok了，在这里将调试经验分享给大家，希望能让初次应用PXI的朋友少走点弯路。

yuejianmin

你现在应该已经做好了吧   我现在刚开始做  对于pci9054配置问题不太懂  能帮帮忙吗

chinest2010

谢谢楼主分享！