在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7213|回复: 10

[求助] sigma-delta调制器中奇次项谐波的消除

[复制链接]
发表于 2013-5-16 20:04:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我现在在做CT sigma-delta调制器,三阶四位量化,仿真发现奇次项谐波相当严重,对性能性能影响很大,这应该是非线性引起的,我想请教消除奇次项谐波,改善非线性都有哪些方法呢?
发表于 2013-5-16 20:36:03 | 显示全部楼层
回复 1# violet516


    First of all, you should know which part cause the odd-order distortion, OTA or DAC ?
    The output DR of OTA is enough ? The input amp of your OTA is small ? GBW is large enough ?
    If you use CIFF topology, the design of your summing block is good ?
    The ELD compensation's timing is correct ?
    4-bit will have a very high requirement on your DAC. The timing, overshoot, DWA.........
发表于 2013-5-16 20:54:07 | 显示全部楼层
回复 1# violet516


    In addition, is your system level design is correct ? I found that some guys use z-domain model to simulation CT-DSM, that will cause a prolem. And your solver in simulink should be ode15s or 23s, not ode45, ode45 is for DT-DSM.
发表于 2013-5-16 22:21:38 | 显示全部楼层
回复 3# feynmancgz


    版主能详细解释一下ode23 ode45吗
发表于 2013-5-16 22:52:07 | 显示全部楼层
回复 4# mcgrady


    ode45 is non-stiff solver. CT-DSM is stiff, ode23s and ode15s are stiff solvers. they are better.
    You can use ode45, but you should use it carefully.
发表于 2013-5-16 23:09:37 | 显示全部楼层
回复 5# feynmancgz


    Thanks for banzhu's response
发表于 2013-5-17 14:28:43 | 显示全部楼层
回复 3# feynmancgz


    能不能展开说一下为啥CT sigma-delta adc 是 stiff ode?  如果用ode45 有什么坏处?spice 是什么solver? stiff 还是non-stiff?
发表于 2013-5-18 04:27:54 | 显示全部楼层
回复 7# vdslafe


    I forget the answer to the first question. I saw it in a PhD thesis, it says it's stiff.
   
    Use ode45 is not efficient and may cause inaccurate instability.
    In spectre, if you use "conservative", it's gear2only
    ode15s use grear method, it use more equations in one step, but less steps than ode45, so it's more efficient
发表于 2013-6-4 17:44:50 | 显示全部楼层
回复 2# feynmancgz


    您讲到“If you use CIFF topology, the design of your summing block is good ?”

    我想问设计summing block应该注意一些什么问题,以避免谐波的产生。

    谢谢。
发表于 2013-10-21 11:27:08 | 显示全部楼层
回复 2# feynmancgz


   版主您好,您说到CIFF结构时,加法器部分必须仔细考虑。不知道我这样看对不对。比如说一个三阶一位量化CIFF结构,不包含输入信号前馈通路,积分器输出前馈系数为:a1,a2,a3。那我电路实现的时候,求和电容Ca1、Ca2、Ca3(他们的电容和为Ct) 则要满足如下关系式:1)、Ca1:Ca2:Ca3=a1:a2:a3。2)、根据电荷守恒又有:a1+a2+a3=Ca1/Ct + Ca2/Ct + Ca3/Ct =1,那么我在系统设计时,是否一定要做到a1+a2+a3=1呢,我看到实际上很多文献都没有这么做。其余需要考虑的是不是就是面积、匹配、功耗吧?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-8 12:48 , Processed in 0.024799 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表