在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3579|回复: 6

[求助] 展平设计,层次设计

[复制链接]
发表于 2013-5-14 15:42:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
展平式物理设计和层次化物理设计的共同点与不同点是什么,有没有大神能形象地说下。。。
发表于 2013-5-15 18:21:56 | 显示全部楼层
形象地说一下...

Flattened design solution与block implementation可以合并在一起说。
这就好比你去画画,你有了个A4大小的纸张(design core),有了你的颜料和笔刷(lib/lef/def),然后你根据你要画的主题和一些规范(SDC, floorplan)就直接画呗。画完了就是一张完整的画。

Hierarchical design solution
还是你去画画。不过呢,这次这张画布要大一些,足足有几个A4纸那么大,你觉得你自己画起来很累,于是你找了几个帮手。你把这张巨大的画布裁剪成了几张小画布,分发给其它的帮手。然后你把你想要画的主题和规范针对每个画布的内容依次分发给各位帮手。他们将同时去完成自己的画,画完了给你。你再把这些画拼起来,就完成这张很大的画作。当然,这个过程也可以反过来。你先让这些帮手给你画,然后你把画收集起来,自己去拼。

这样应该很形象了吧。求超越!
 楼主| 发表于 2013-5-15 19:09:22 | 显示全部楼层
回复 2# joemool


    版主描述得太形象了,懂了。莫非版主业余爱好是画画。。。
发表于 2013-5-15 19:42:55 | 显示全部楼层




    做后端设计不就是画画吗,画layout,只不过很大而已
发表于 2013-8-12 08:32:14 | 显示全部楼层
个人觉得2#分析得很是形象,赞一个。
发表于 2013-8-12 23:45:51 | 显示全部楼层
展平设计是自下而上的方法,先将晶体管设计好,经过仿真、版图生成,再对逻辑门单元进行仿真建模,

而层次化设计是经过了partition 自上而下的物理设计方法,partition 就不用说了,不过好像在层次化刚开始的时候有个什么硅虚拟原型设计进行快速评估,然后再partition。其实partition之后的每个小模块的设计过程都是展平设计过程。我只知道这么一点点了…………………………
发表于 2019-2-26 17:05:52 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:26 , Processed in 0.094091 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表