SAR ADC 芯片layout 设计外包或设计咨询

windrain4 · 发表于 2013-5-8 16:55:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 windrain4 于 2013-5-9 11:29 编辑

现在有一个10 bit，sampling speed 为2M的SAR ADC的layout
需要各位专家帮忙设计，工艺节点为40nm，
有兴趣的TX请发邮件至
yaopliu2010@gmail.com，谢谢！

-----------------------------------
帖子一发出就收到许多邮件，再这里先感谢各位专家的支持。
针对邮件中一些朋友的疑问，现补充一些信息：
1：整个chip约总共约260个管子，其中模拟部分有约30个管子，
digital部分为约200个管子，其中30个为相同的DFF单元，共180个管子，
2. 芯片为电容式分压结构
3. 此芯片设计周期较宽松，约5月底开始，截止日期为7月中旬
4. 此芯片只是科研类芯片，不量产（我还是学生），
5.芯片的供电电压为1v

对您的要求为：有3-7年设计量产经验，尤其是对SAR ADC有量产经验，
要求设计过 .13(130nm) 节点以下的芯片
来信请帮忙附上你的一些设计经验和简历
---------------------------------------------------------
可能有的朋友没有PDK，若您能提供技术支持服务亦可，
我可以按小时付咨询费

多谢各位的支持了！

icfbicfb · 发表于 2013-5-9 22:45:11

不量产还要求这么高，呵呵

windrain4 · 发表于 2013-5-10 11:01:59

本帖最后由 windrain4 于 2013-5-10 11:04 编辑

可能这条确实有点高
对您的要求为：有3-7年设计量产经验，尤其是对SAR ADC有量产经验，
要求设计过 .13(130nm) 节点以下的芯片
---------------------------------------------------
现改为：有三年以上工作经验，其中Nyquist rate 类ADC有量产经验。
要求设计过 .13(130nm) 节点以下的芯片