在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2495|回复: 5

[求助] 求高手指点一个modelsim的问题!

[复制链接]
发表于 2013-5-5 16:13:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
# ** Error: (vsim-3170) Could not find 'E:\FPGA\project\EP1C4\RS232\simulation\modelsim\rtl_work.RS232_vlg_tst()'.    请问这个问题如何解决呢?求指点!
发表于 2013-5-5 21:54:16 | 显示全部楼层
看上去好像是RS232_vlg_tst()这个module在编译时没有找到,看看是不是和rtl_work这个module的verilog文件不在同一个路径下
 楼主| 发表于 2013-5-5 22:23:48 | 显示全部楼层
回复 2# wys093


   已经解决了,很谢谢你的回答。
发表于 2013-5-6 22:09:56 | 显示全部楼层
怎么解决的?
发表于 2013-5-7 14:12:31 | 显示全部楼层
嗯,看一下,还没遇到这个问题
 楼主| 发表于 2013-5-11 12:11:01 | 显示全部楼层
回复 4# duyu1980
就是写tsetbench top model的名字的时候模块名不要带"()".
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-17 20:34 , Processed in 0.025827 second(s), 12 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表