EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 65nm工艺下L1Cachetag中高速SRAM的设计与实现_井源 ...

12 / 2 页

楼主: yitianya

65nm工艺下L1Cachetag中高速SRAM的设计与实现_井源

[复制链接]

qinze111111

发表于 2013-12-24 16:55:23 | 显示全部楼层

还可以

回复支持反对

lqzzu

发表于 2014-3-15 18:15:06 | 显示全部楼层

非常感谢！

EETOP创芯人才网职位发布入口

回复支持反对

ralphtw

发表于 2014-10-23 12:58:34 | 显示全部楼层

seems good !

回复支持反对

josemari66

发表于 2015-2-12 20:33:10 | 显示全部楼层

感谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

archillios

发表于 2017-12-29 10:18:06 | 显示全部楼层

下载学习

EETOP创芯人才网简历投递入口

回复支持反对

Ryggeor

发表于 2017-12-29 15:34:05 | 显示全部楼层

thnx!

EETOP创芯人才网职位发布入口

回复支持反对

qingkou

发表于 2018-7-16 14:16:48 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

icroad

发表于 2020-11-17 18:28:12 | 显示全部楼层

资料不错

EETOP创芯人才网职位发布入口

回复支持反对

12 / 2 页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-28 20:03 , Processed in 0.019590 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

65nm工艺下L1Cachetag中高速SRAM的设计与实现_井源

站长推荐 /2