设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 求助![高速缓冲cache设计]

发新帖

查看: 3864|回复: 0

求助![高速缓冲cache设计]

发表于 2005-5-29 14:57:15 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我是本科生，现在正在做超标量cpu中cache的设计。目前单线程的差不多搞定，但是双线程的不知道怎么弄，还请帮忙啊！
单线程的cache和多线程的cache有什么区别？在设计上要注意什么？怎样实现？相关知识能不能介绍一些。(用Verilog HDL设计的)
有知情的GG可以发到我的邮箱来
huanghonghb@163.com
先在这里谢过了哈

本科生, 多线程, 设计, 邮箱

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-25 18:00 , Processed in 0.030896 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表