不会写verilog代码，是不是没有出路？

pontiff

HDL的语法和其他语言相比已经是简单多了；关键还是对硬件电路的理解到了哪一个程度。
现在觉得写代码只是一种方式而已，如果你够厉害，直接通过原理图设计硬件结构，说不定连综合都可以省了。