vhdl和verilog情况下testbench写法

yxx284 · 发表于 2013-4-6 20:59:49

您需要登录才可以下载或查看，没有账号？注册

x

VHDL_Testbench.pdf (354.7 KB, 下载次数: 110 )

(verilog和vhdl)Testbench编程指南.pdf (938.06 KB, 下载次数: 137 )

sonic1007 · 发表于 2013-4-7 09:03:47

沙发~~~~~~~~~~~~~~~~~

chengweiquan · 发表于 2013-4-7 09:23:35

vhdl和verilog情况下testbench写法

xiaopeng0424 · 发表于 2013-4-7 11:23:42

谢谢分享！

shaoyadong · 发表于 2013-4-7 16:53:13

谢谢分享！

平凡的足迹 · 发表于 2013-4-7 22:53:26

就需要这个呢总是写错测试文件

Asfcells · 发表于 2013-4-9 08:52:29

謝謝分享。

smdatangyuan · 发表于 2013-4-17 10:08:29

支持，强烈支持！

[资料] vhdl和verilog情况下testbench写法