在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7290|回复: 5

MOSFET的GIDL和BIDL效用

[复制链接]
发表于 2013-4-2 11:29:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
对于MOS器件尺寸减小,会带来短沟道效应。其中就有GIDL (gate induced drain leakage)和 DIBL(drain induced barrier lowering)。不知道在器件分析的时候,I-V曲线(Id-Vd和Id-Vg)出现哪种情况对应GIDL,哪种对应DIBL呢?不知道谁能帮助解答。
要是有图解就更好了,谢谢。
发表于 2013-6-27 16:46:08 | 显示全部楼层
DIBL 是看线性区和饱和区的阈值电压之差. 在栅漏电压比较大的时候GIDL比较明显

栅压为负时电流增大

栅压为负时电流增大
发表于 2013-6-27 16:47:41 | 显示全部楼层
……本来是看别人回复的……
发表于 2017-7-27 14:49:20 | 显示全部楼层
xuexi xuexi
发表于 2018-1-9 17:38:40 | 显示全部楼层
xuexi xuexi
发表于 2020-12-22 09:43:06 | 显示全部楼层
谢谢~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 15:25 , Processed in 0.021257 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表