请教：如何设计低频噪声运放？

孟良1988

回复 8# andy2000a
你好 请问 “nmos 可以下面包 nbl隔 noise ”中nbl代指什么东西？ 为什么可以用来隔离噪声 ，能够说详细点吗？ 谢谢了

andy2000a

n-buried layer , 一些高壓PROCESS 20~30 V 有NBL
一般來說 Hi volt device 下會有NBL 做隔離 ,
但是 , 其實LOW VOLT 也可以
只要把 NBL 墊電壓高些, 其實就是讓LV 元件Isolation , 但是 一樣不能超過 junction breakdown ,
透過這方式 5v 可以在  > 10v (一般 5v BV=10~12v) ..這算特別用法,
大家都知道 p-sub 下的 nmos  bulk 一定是地電位 , 使用 NBL 做法就是把 bulk -> NBL
只要NBL 接正電位可以 隔離此NMOS ..
另外還有種 iso-Nmos 就是此法.
只是某些 process 沒有這類PDK 要自己畫. 至於 DRC  LVS 要改.
另一種是如前說, 因為 NBL  接正電位, 隔離掉基底同時也把 substrate 隔開.
前提有NBL (mask layer) 才能.
有些RF 會有類似 但要多 mask