马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
Systematic design of a successiveapproximation analog-to-digital converter
By
Eng. Mootaz Bellah Mohamed Mahmoud Allam
B.Sc. in Electronics and Communications Engineering – Ain Shams University
A Thesis Submitted to the
Faculty of Engineering at Cairo University
in Partial Fulfillment of the Requirements for the Degree of
MASTER OF SCIENCE
in
Electronics and Electrical Communications Engineering
Faculty of Engineering, Cairo University
Giza, Egypt
2008
Contents
Acknowledgements ix
Abstract xi
1 Introduction 1
1.1 New Challenges in ADC Design . . . . . . . . . . . . . . . . . . . . . 1
1.2 Design Automation and Analog Design Reuse . . . . . . . . . . . . . 1
1.3 Objectives . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
1.4 Outline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
2 General ADCs Speci cations 5
2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2.2 ADCs Main Operations . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2.2.1 Sampling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2.2.2 Quantization Noise . . . . . . . . . . . . . . . . . . . . . . . . 7
2.2.2.1 Time Average Power . . . . . . . . . . . . . . . . . . 9
2.2.2.2 Noise Power Spectrum . . . . . . . . . . . . . . . . . 9
2.3 Converter Speci cations . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.3.1 Static Speci cations . . . . . . . . . . . . . . . . . . . . . . . 11
2.3.2 Dynamic Speci cations . . . . . . . . . . . . . . . . . . . . . . 13
2.4 Power Eciency of Nyquist Converters . . . . . . . . . . . . . . . . . 15
2.5 State of The Art . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
3 Successive Approximation ADC System Design 19
3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
3.2 Background and operation . . . . . . . . . . . . . . . . . . . . . . . . 19
3.2.1 Flexibility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
3.2.2 Principle of Operation . . . . . . . . . . . . . . . . . . . . . . 20
3.2.3 Conversion Example . . . . . . . . . . . . . . . . . . . . . . . 21
3.3 System Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
3.3.1 Dedicated Sampling Block . . . . . . . . . . . . . . . . . . . . 23
3.3.2 Double-Reference Charge Redistribution . . . . . . . . . . . . 24
3.3.3 Leakage Problem . . . . . . . . . . . . . . . . . . . . . . . . . 27
3.3.4 Triple-Reference Charge Redistribution . . . . . . . . . . . . . 28
3.4 Arbitrary Search . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
3.5 Behavioral SA-ADC Model . . . . . . . . . . . . . . . . . . . . . . . . 32
3.5.1 Single-Ended Double-Reference SAR Algorithm . . . . . . . . 32
3.5.2 Di erential Triple-Reference SAR Algorithm . . . . . . . . . . 33
xiii
xiv Contents
3.5.3 Behavioral Simulations Results . . . . . . . . . . . . . . . . . 34
3.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
4 Successive Approximation ADC Circuit Design 41
4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
4.2 DAC Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
4.2.1 Attenuator Method . . . . . . . . . . . . . . . . . . . . . . . . 42
4.2.2 Recon gurable Radix Method . . . . . . . . . . . . . . . . . . 43
4.3 Thermal noise . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
4.4 Capacitors Non-Idealities . . . . . . . . . . . . . . . . . . . . . . . . . 45
4.4.1 Parasitics E ect . . . . . . . . . . . . . . . . . . . . . . . . . . 45
4.4.2 Mismatch E ect . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4.4.3 MIM Capacitors . . . . . . . . . . . . . . . . . . . . . . . . . 47
4.5 Switches . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
4.5.1 Switch Resistance . . . . . . . . . . . . . . . . . . . . . . . . . 49
4.5.2 Charge Injection . . . . . . . . . . . . . . . . . . . . . . . . . 49
4.5.3 Charge-pump Switch . . . . . . . . . . . . . . . . . . . . . . . 50
4.5.4 Bootstrap Switch . . . . . . . . . . . . . . . . . . . . . . . . . 51
4.5.5 Bootstrap Switch Circuit . . . . . . . . . . . . . . . . . . . . . 53
4.6 Comparator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
4.6.1 Meta-stability . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
4.6.2 O set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
4.6.3 Other Performance Parameters . . . . . . . . . . . . . . . . . 58
4.6.4 Comparator Circuit . . . . . . . . . . . . . . . . . . . . . . . . 58
4.6.5 Circuit Synthesis Parameters . . . . . . . . . . . . . . . . . . 60
4.6.6 Comparator latch . . . . . . . . . . . . . . . . . . . . . . . . . 60
4.7 SAR Control Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
4.8 Non-Overlapped Clock Generator . . . . . . . . . . . . . . . . . . . . 63
4.9 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
5 Design Automation 65
5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
5.2 Systematic Design Methodology . . . . . . . . . . . . . . . . . . . . . 65
5.3 System Level Design . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
5.3.1 Application Requirements . . . . . . . . . . . . . . . . . . . . 66
5.3.2 Noise Budget . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
5.3.3 Clocks and SAR algorithm . . . . . . . . . . . . . . . . . . . . 67
5.3.4 Consumed Energy . . . . . . . . . . . . . . . . . . . . . . . . 68
5.4 Circuit Level Design . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
5.4.1 Unit Capacitance . . . . . . . . . . . . . . . . . . . . . . . . . 69
5.4.2 Switch Sizing . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
5.4.3 Comparator Sizing Approach . . . . . . . . . . . . . . . . . . 70
5.4.3.1 Automatic Analog Synthesis . . . . . . . . . . . . . . 70
5.4.3.2 Comparator Design Trade-o s . . . . . . . . . . . . . 72
5.4.4 Comparator Latch . . . . . . . . . . . . . . . . . . . . . . . . 72
Contents xv
5.4.5 Mismatch Analysis . . . . . . . . . . . . . . . . . . . . . . . . 74
5.5 CAIRO Layout Generation Philosophy . . . . . . . . . . . . . . . . . 74
5.5.1 Comparator Layout . . . . . . . . . . . . . . . . . . . . . . . . 75
5.5.2 Common Centroid Placement Algorithm . . . . . . . . . . . . 75
5.5.3 Automatic MIM-Matrix Routing . . . . . . . . . . . . . . . . 76
5.5.4 Complete Layout Generation . . . . . . . . . . . . . . . . . . 78
5.5.5 Layout Veri cation . . . . . . . . . . . . . . . . . . . . . . . . 78
5.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
6 Case Study 81
6.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
6.2 Target specs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
6.3 System Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
6.3.1 Circuit Design Parameters . . . . . . . . . . . . . . . . . . . . 82
6.3.2 Comparator Design . . . . . . . . . . . . . . . . . . . . . . . . 82
6.3.3 Power Consumption . . . . . . . . . . . . . . . . . . . . . . . 83
6.4 Veri cation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
6.4.1 Models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
6.4.2 Veri cation Plan . . . . . . . . . . . . . . . . . . . . . . . . . 84
6.4.3 Static Performance . . . . . . . . . . . . . . . . . . . . . . . . 85
6.4.4 Transient Analysis . . . . . . . . . . . . . . . . . . . . . . . . 87
6.4.5 Frequency Analysis . . . . . . . . . . . . . . . . . . . . . . . . 87
6.5 Layout Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . 89
6.5.1 Routing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
6.5.2 Dummies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
6.6 Comparator Reusable CAIRO Layout . . . . . . . . . . . . . . . . . . 91
6.7 Capacitors Common Centroid Placement . . . . . . . . . . . . . . . . 91
6.8 DAC Reusable CAIRO Layout . . . . . . . . . . . . . . . . . . . . . . 93
6.9 DAC Modi ed Layout . . . . . . . . . . . . . . . . . . . . . . . . . . 95
6.10 Performance Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
6.11 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
7 Conclusion and Perspectives 99
7.1 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
7.2 Perspectives . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Bibliography 103
xvi Contents | 
/1 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2013-3-29 18:35:10
