verilog—A 伪随机码model

jacy_liu · 发表于 2013-3-28 13:57:14

最近在做Serdes ，需要加入伪随机码的输入数据，不知道该怎么加。请教各位该怎么用Verilog-A产生伪随机码数据？请教这方面的大牛给个可用的verilog—A 伪随机码model。谢谢！

garfield.liu · 发表于 2013-3-28 16:59:07

简单任务哦，只要写DFF 和XOR两种，伪随机码按多项式把DFF和XOR一搭，串行的PRBS就出来了。
甚至都不用写code，有现成的。

wind2000sp3 · 发表于 2013-3-29 12:34:54

需要调用系统函数：
$random<(seed)>；
具体用法在《The Designer's Guide to Verilog-AMS》这本书的第5章第5节，194页。
在cadence的自带的库“ahdlLib”里面有一个例子，是“rand_bit_stream”这个cell，你可以参考一下。

jacy_liu · 发表于 2013-3-29 12:48:46

好的，谢谢！

syj · 发表于 2016-8-16 19:00:27

回复 1# jacy_liu

您有PRBS的verilogＡ代码么　　我也需要这个　能请教您一下么

ikanbilis · 发表于 2018-4-12 23:56:08

thanks

pu15716999925 · 发表于 2024-3-15 10:57:32

连接一下

[求助] verilog—A 伪随机码model