DNL和INL很差，高手帮我看看ADC问题出在哪里？

thefifaman · 发表于 2013-3-22 08:56:35

您需要登录才可以下载或查看，没有账号？注册

x

最近对12bit 流水线ADC做仿真，给三角波线性渐变电压，输出结果（理想DAC转换之后的）如下图1，图2细节图。
可以看出DNL和INL很差，有的地方还有小幅振荡（貌似是比较器在阈值附近的振荡引起）
请问大牛们，我设计的这个ADC哪里存在问题？
ramp仿真结果.png

thefifaman · 发表于 2013-3-22 09:12:21

回复 1# thefifaman

再补一张细节图

ramp仿真结果3.png

jiang_shuguo · 发表于 2013-4-16 13:39:10

做ADC的牛们难道都不会啊?没人帮你解决啊。呵呵。没做过不懂，猜测问题应该是很多地方的小问题积累引起的。

fuyibin · 发表于 2013-4-16 15:16:00

function都没有做对，还看什么INL/DNL
先要debug function

kunhanlee · 发表于 2013-5-6 21:58:45

还没看monte carlo就这样了...建议从最基本电路的开始做

thefifaman · 发表于 2013-5-7 10:35:30

回复 4# fuyibin

谢谢，是我的比较器出了问题，在阈值附近会来回振荡，请问你们仿真时有这种问题吗？

lynker · 发表于 2013-5-7 16:10:39

回复 6# thefifaman 使用离散时间比较器

AIIC · 发表于 2013-9-7 20:39:07

pipeline ADC 加了冗余位后比较器有判断误差也没有关系的啊
目测你的量化曲线有跳变也有弯曲，是不是放大器增益太低？输出饱和了？还是加了电容误差但是没有校准？

thefifaman · 发表于 2013-9-8 16:45:33

回复 7# lynker

你好，能帮忙推荐一个离散比较器的结构吗？
我的目标是做个12bit 5M 100mW左右的ADC

[求助] DNL和INL很差，高手帮我看看ADC问题出在哪里？