在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1886|回复: 1

[资料] 简述六点PCB设计的至关技巧

[复制链接]
发表于 2013-3-21 13:50:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

1、如何选择PCB板材?
  选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。 例如,现在常用的FR-4材质,在几个GHz的频率时的介质损(dielectric loss)会对信号衰减 有很大的影响,可能就不合用。就电气而言,要注意介电常数(dielectric constant)和介 质损在所设计的频率是否合用。

2、如何避免高频干扰?  
  避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰,也就是所谓的串扰  (Crosstalk)。可用拉大高速信号和模拟信号之间的距离,或加ground guard/shunt traces 在模拟信号旁边。还要注意数字地对模拟地的噪声干扰。  

3、在高速设计中,如何解决信号的完整性问题?   
  信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗  (output impedance),走线的特性阻抗,负载端的特性,走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。

4、差分布线方式是如何实现的?
  差分对的布线有两点要注意,一是两条线的长度要尽量一样长,另一是两线的间距(此间距 由差分阻抗决定)要一直保持不变,也就是要保持平行。平行的方式有两种,一为两条线走 在同一走线层(side-by-side),一为两条线走在上下相邻两层(over-under)。一般以前者 side-by-side实现的方式较多。 ?

5、对于只有一个输出端的时钟信号线,如何实现差分布线?
  要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时 钟信号是无法使用差分布线的。?

6、接收端差分线对之间可否加一匹配电阻?
  接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品质会好些。

发表于 2013-4-9 18:56:32 | 显示全部楼层
总结的很精辟,顶楼主了。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 07:48 , Processed in 0.035719 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表