带隙基准PSR求助

gdjack · 发表于 2013-3-17 21:53:28

回复 10# plz762127

偏置是有问题的。。。

plz762127 · 发表于 2013-3-17 22:01:14

回复 11# gdjack

我知道了啊，还来混积分

lnsduseu · 发表于 2013-3-18 09:32:28

回复 11# gdjack

偏置出了什么问题，能告诉下，怎么改善的么？

hszgl · 发表于 2013-3-18 20:47:08

回复 2# wind2000sp3

真能扯淡。。

hszgl · 发表于 2013-3-18 20:51:04

1，你的运放里接的是二极管接法的负载，这种电路增益能达到70db？
2，除了增益，你的运放的工作点呢？失调电压呢？offset很大的话你的bandgap怎么可能工作？
3，我在做自偏置的时候发现启动电路的情况很大，如果可以不建议用这种结构。

haozhou812 · 发表于 2013-3-18 23:44:06

运放本身的PSR有仿过么？印象中，曾经仿过类似的bandgap电路，PSR也没这么差。应该跟运放的结构有关系。

gdjack · 发表于 2013-3-19 20:53:56

回复 15# hszgl
对，运放工作点没有问题，增益也能达到，但是多次自偏置增加了过多的零极点，导致不稳定还有，自偏置的启动的确是个问题，后来改进了，采用简单的两级运放，但是带隙PSR有的部分为正，请问高频部分正的PSR是否有害？又该怎么改进呢谢谢

wind2000sp3 · 发表于 2013-3-20 10:16:50

回复 14# hszgl

呵呵不好意思是扯错了，你说的对整个环路增益和自偏置电路对psrr的影响是更大。

hszgl · 发表于 2013-3-20 12:17:52

本帖最后由 hszgl 于 2013-3-20 12:21 编辑

回复 17# gdjack

比较优秀的LDO的psrr参考值为10k时＞60db。对于BANDGAP的要求会达到80db。高频会是正的很正常。但是你正的太多了就是有问题了。另外可以仿下时域，看下特定频率的纹波到底产生怎样的影响。

gdjack · 发表于 2013-3-20 12:34:16

回复 19# hszgl

受教了，3Q。。。

[求助] 带隙基准PSR求助

站长推荐 /2