设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为海思采用的verilog编码规范

1 ... 57 58 59 606162 63 64 65 ... 80 / 80 页下一页

发新帖

楼主: knight0123

[资料] 华为海思采用的verilog编码规范

发表于 2018-8-9 08:45:13 | 显示全部楼层

谢谢分享，

回复支持反对

发表于 2018-8-9 22:07:31 | 显示全部楼层

thanks!!!!!!!!!!!!!!!!!!!!!!!!!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-8-10 11:16:54 | 显示全部楼层

感谢楼主分享

回复支持反对

发表于 2018-8-10 14:59:00 | 显示全部楼层

下来看看

回复支持反对

发表于 2018-8-11 21:14:00 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-8-16 07:22:47 | 显示全部楼层

学习学习

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-8-17 10:47:16 | 显示全部楼层

学习一下

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-8-25 13:55:47 | 显示全部楼层

回复 1# knight0123

非常感谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-8-28 21:59:14 | 显示全部楼层

好资料啊，正需要，谢谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-8-29 07:15:30 | 显示全部楼层

great

回复支持反对

1 ... 57 58 59 606162 63 64 65 ... 80 / 80 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 12:45 , Processed in 0.023087 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表