EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 华为海思采用的verilog编码规范

1 ... 52 53 54 555657 58 59 60 ... 80 / 80 页下一页

楼主: knight0123

[资料] 华为海思采用的verilog编码规范

[复制链接]

huangjiajun1213

发表于 2018-1-25 19:07:32 | 显示全部楼层

谢谢分享

回复支持反对

秋天叶子落

发表于 2018-1-26 19:15:06 | 显示全部楼层

参考学习

EETOP创芯人才网职位发布入口

回复支持反对

robieson

发表于 2018-1-27 21:05:53 | 显示全部楼层

学习一下

回复支持反对

pp_hong

发表于 2018-2-4 08:55:26 | 显示全部楼层

感谢楼主分享！

EETOP创芯人才网职位发布入口

回复支持反对

cxs2002

发表于 2018-2-5 16:02:14 | 显示全部楼层

这个都有，牛

EETOP创芯人才网简历投递入口

回复支持反对

willsleep

发表于 2018-2-6 22:20:51 | 显示全部楼层

非常好

EETOP创芯人才网职位发布入口

回复支持反对

ymftian

发表于 2018-2-27 17:05:49 | 显示全部楼层

回复 1# knight0123

不错

EETOP创芯人才网简历投递入口

回复支持反对

reptilian99

发表于 2018-2-27 17:11:55 | 显示全部楼层

Interesting

EETOP创芯人才网职位发布入口

回复支持反对

reptilian99

发表于 2018-2-27 17:12:47 | 显示全部楼层

Thank you

EETOP创芯人才网简历投递入口

回复支持反对

reptilian99

发表于 2018-2-27 21:20:14 | 显示全部楼层

Super informatione

回复支持反对

1 ... 52 53 54 555657 58 59 60 ... 80 / 80 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-16 16:38 , Processed in 0.023228 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] 华为海思采用的verilog编码规范

浏览过的版块

站长推荐 /1