在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2436|回复: 3

[资料] SystemVerilog UVM等资料共享和交流

[复制链接]
发表于 2013-3-9 19:00:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
共享一些我的资料,有兴趣的朋友可以下载和交流!资料中有:
Great article on managing complex constraints
IEEE Standard for Systemverilog(2009)—Unified Hardware Design,Specification, and VerificationLanguage
IEEE SystemVerilog3.1a语言参考手册.cn
IEEE1364_2001_verilog
SV设计读书笔记
system_verilog教程
SystemVerilog_for_Verification_2ndEdition
SystemVerilog_IEEE_Std_1800-2005
Unifying Design and Verification
Verilog2001标准的增强与改进
高级验证方法学AVM
基于System_Verilog语言验证方法学(中文)
美国加州伯克利大学经典培训教程-VERILOG宝典VerilogTutorial

system_verilog.part1.rar

13.67 MB, 下载次数: 1037 , 下载积分: 资产 -5 信元, 下载支出 5 信元

部分1

system_verilog.part2.rar

12.52 MB, 下载次数: 675 , 下载积分: 资产 -5 信元, 下载支出 5 信元

部分2

发表于 2013-3-9 22:18:22 | 显示全部楼层
回复 1# tommy_song


    大多数资料都很陈旧。
发表于 2013-3-18 18:55:33 | 显示全部楼层
资料虽然老了点,但还是有用
发表于 2018-8-12 12:42:23 | 显示全部楼层
thanks~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 07:06 , Processed in 0.019887 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表