在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 12420|回复: 4

[求助] XHDL4.2.1转换Verilog到VHDL时报Unexpected eof错误!!!

[复制链接]
发表于 2013-3-8 16:23:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用了一下XHDL.2.1工具,发现几乎多有的verilog文件转VHDL都出错,只有极个别的能转换,大部分报的错误原因如下:
Unexpected eof
Fatal Error(s). Cannot translate

那位大侠知道是怎么回事吗?
发表于 2013-3-8 17:01:53 | 显示全部楼层
不是太建议你用这种工具转换,因为VHDL的语法用VERILOG严谨得多,尤其是信号类型,是单bit,还是array,还是数字型,像这种转换的处理工具会有很大的难度。
要是反过来转换,会简单得多。
发表于 2013-3-8 17:44:02 | 显示全部楼层
似乎是在识别Verilog时,出问题了。你可以比较下可以转换的verilog code同不能转换的,在格式上的差别。
发表于 2016-8-15 10:32:45 | 显示全部楼层
由于需要也要将自己的Verilog转换成VHDL,想还是大致熟悉一下VHDL语法吧
发表于 2016-12-5 16:30:12 | 显示全部楼层
把所有中文注释行删除,再试一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:26 , Processed in 0.017002 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表