关于加法器进位链

zby199088 · 发表于 2013-3-5 12:42:33

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

刚刚学习FPGA，对于进位链有些疑问，在设计加法器过程中怎样能利用到进位链呢，自动布局布线总是利用不到，一位加法器在planahead中显示用一个lut查找表就解决了，没有利用到进位链。。把一位全加器例化后生成4位加法器在planahead中也没有利用到进位链，感到十分困惑，求各位大大帮忙解答一下，谢谢

coyoo · 发表于 2013-3-5 14:51:00

为什么要用到进位链？

zby199088 · 发表于 2013-3-5 15:14:58

回复 2# coyoo

因为要用进位链的延时做时间插值TDC，加法器的IP核就能用到进位链，但是我自己写的怎么都用不到进位链，是不是需要加约束呢？

coyoo · 发表于 2013-3-5 16:10:48

回复 coyoo

因为要用进位链的延时做时间插值TDC，加法器的IP核就能用到进位链，但是我自己写的怎 ...
zby199088 发表于 2013-3-5 15:14

登录/注册后可看大图

哦,我们已经有成熟产品了:
http://bbs.ednchina.com/BLOG_ARTICLE_3010920.HTM

zby199088 · 发表于 2013-3-5 20:55:05

回复 4# coyoo

原来您做出来了，我是要做本科毕业设计。。。想请教一下您是怎么设计加法器的还有布局布线后仿真的时序怎么处理的，我的总是锁不住延迟链，clock信号超前延迟链，不知道怎么对clock进行下处理

coyoo · 发表于 2013-3-6 12:57:05

本帖最后由 coyoo 于 2013-3-6 12:59 编辑

回复 coyoo

原来您做出来了，我是要做本科毕业设计。。。想请教一下您是怎么设计加法器的还有布 ...
zby199088 发表于 2013-3-5 20:55

登录/注册后可看大图

延时链的时序你是仿真不出来的，毕竟那个延时时间太小了。你顶多能控制延时链的输出级（经过系统时钟拍出来）及以后。

至于加法器就是正常使用的，自动就出来了，我估计你用的Xilinx的器件，我用的altera器件，如果是xilinx的器件，据我了解应该他们提供一个专门carry-in和carry-out的模块吧，大概是这么东东，你可以考虑试图是去控制这个东东

陈志军 · 发表于 2016-8-22 17:21:27

“自动布局布线总是利用不到，一位加法器在planahead中显示用一个lut查找表就解决了，没有利用到进位链”这个问题解决没？

[求助] 关于加法器进位链

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2