在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6018|回复: 4

[讨论] 如何从schematic 自动生成包含电路里所有器件的layout图

[复制链接]
发表于 2013-3-4 16:49:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
模拟电路设计,在cadence里,如何从schematic 自动生成包含电路里所有器件的layout图? 我用 tool-》design synthesisi -》 layout XL 不能生成?这是咋回事哦? 是不是还要什么步骤 或者 输入什么命令?
发表于 2013-3-5 11:05:54 | 显示全部楼层
virtuoso里面的提示信息怎么说?
发表于 2013-3-5 13:00:59 | 显示全部楼层
首先要有工厂提供的pdk支持.有了pdk里面的pcell,才能自动生成cell.具体步骤看手册.里面讲的很清楚了.
发表于 2013-3-6 18:54:03 | 显示全部楼层
在工艺库下直接调器件
发表于 2013-3-10 17:34:07 | 显示全部楼层
三楼说的对,要有PDK的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 19:47 , Processed in 0.029604 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表