SD 卡host controller IP core Verilog 代码（包含仿真平台）

kuoyaoming · 发表于 2017-6-9 02:43:36

thanks!

monkhooder · 发表于 2017-6-26 16:43:24

这个也是Wishbone 接口，但是和opencore相比有什么改进呢？

iyama · 发表于 2017-9-13 11:46:28

学习学习sd

qyuepeng · 发表于 2017-9-13 16:56:31

多谢楼主分享

kimluanpklu · 发表于 2017-9-17 13:44:52

thank you

david69 · 发表于 2017-9-18 14:53:47

好东西，感谢分享!!

若寒QZ · 发表于 2018-4-2 10:53:18

正好需要，万分感谢

cikulangsat · 发表于 2018-4-5 11:10:18

回复 1# xjm527

谢谢楼主分享

sayangcinta · 发表于 2018-4-21 10:02:54

回复 1# xjm527

感谢楼主的分享，谢谢！

buxiaosishen · 发表于 2018-5-10 13:49:24

太棒了！！！！下下来看看

[原创] SD 卡host controller IP core Verilog 代码（包含仿真平台）