在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: cinoo77

CustomSim(XA)

[复制链接]
发表于 2015-7-30 22:16:38 | 显示全部楼层
同求lic
发表于 2015-9-13 20:50:00 | 显示全部楼层
正需要呢,非常感谢!
发表于 2015-9-23 18:03:32 | 显示全部楼层
请教一下,数字和模拟的接口时我是如下定义的:
choose xa -n ./netlist/analog/sar_clk_test.sp -c cfg;
use_spice -cell sar_clk_test;
bus_format _%d ;

但是在top.v中instance  sar_clk_test模块时提醒如下:
Error-[UPIMI-E] Undefined port in module instantiation
./top.v, 372
  Port "d14_12" is not defined in module 'sar_clk_test' defined in
  "./netlist/analog/sar_clk_test.sp", 2214
  Module instance: sar_clk_test u_sar_clk_test( .ck_d1_0 (tdig_ich0[0]),  
  .ck_d1_1 (tdig_ich0[1]),  .ck_d1_2 (tdig_ich0[2]),  .ck_d1_3 (tdig_ich0[3]),
  .ck_d1_4 (tdig_ich0[4]),  ...

实际上模拟的接口是包含这个port的。
需要对port口做特殊的连接处理吗? 我看例子中没有做也可以连接成功的。

感谢。
发表于 2024-3-26 11:22:21 | 显示全部楼层
看看
发表于 2024-3-26 12:42:16 | 显示全部楼层
只有64位版本,需要手工链接
发表于 2024-3-26 15:37:55 | 显示全部楼层
版本有点老,需要修改系统库
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 20:30 , Processed in 0.017515 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表