|
发表于 2015-9-23 18:03:32
|
显示全部楼层
请教一下,数字和模拟的接口时我是如下定义的:
choose xa -n ./netlist/analog/sar_clk_test.sp -c cfg;
use_spice -cell sar_clk_test;
bus_format _%d ;
但是在top.v中instance sar_clk_test模块时提醒如下:
Error-[UPIMI-E] Undefined port in module instantiation
./top.v, 372
Port "d14_12" is not defined in module 'sar_clk_test' defined in
"./netlist/analog/sar_clk_test.sp", 2214
Module instance: sar_clk_test u_sar_clk_test( .ck_d1_0 (tdig_ich0[0]),
.ck_d1_1 (tdig_ich0[1]), .ck_d1_2 (tdig_ich0[2]), .ck_d1_3 (tdig_ich0[3]),
.ck_d1_4 (tdig_ich0[4]), ...
实际上模拟的接口是包含这个port的。
需要对port口做特殊的连接处理吗? 我看例子中没有做也可以连接成功的。
感谢。 |
|