问个xilinx fpga I/O连接的问题。

284294022 · 发表于 2013-1-20 23:02:48

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

由于一些原因，要实现这样的电路。

在fpga上实现电路A，再把电路A的所有信息，包括布局布线，复制，平移到fpga上的空闲地方，生成电路B,C,D......
复制平移这一步，转成xdl之后，用脚本比较容易实现。
但是在I/O这里，每个电路的输入其实一样的，可以共用I/O，但是想不出一个简单的办法实现

求方法

magicwind · 发表于 2013-1-22 00:25:10

搞不懂你要干什么但是我感觉你把FPGA和C语言等软件搞混了
你是例化多次子模块还是资源重用

curapika_hb · 发表于 2013-1-22 08:34:58

同上没看懂

284294022 · 发表于 2013-1-22 21:35:07

回复 2# magicwind

这么做是为了布线
比如信号a通过路径1到达输出，信号b通过路径2到达输出。路径1,2在fpga里布线长度走向之类的，肯定是不相等的。
完整的复制一遍布局布线的信息，让a通过路径2到输出，信号b通过路径1到输出。
这样虽然会用两倍的资源，但是负载基本均等。

jerry365 · 发表于 2013-1-23 09:39:33

回复 4# 284294022

这个可以靠约束解决，就算根据你说的这么做，由于温度等原因，延时也不可能绝对相等

xianrenwang · 发表于 2013-1-23 22:45:33

想法很好，实现很难

wang09123 · 发表于 2013-1-24 21:53:39

这个还是很麻烦的吧,但是依靠约束可以达到大致一样

284294022 · 发表于 2013-1-30 11:18:43

回复 5# jerry365

用约束怎么解决呢？

账号		自动登录	找回密码
密码			注册

[求助] 问个xilinx fpga I/O连接的问题。

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1