设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 为什么有的工艺，via 或con不超过两排时，间距的问题！ ...
12
返回列表 发新帖
楼主: zhuyujun

[讨论] 为什么有的工艺，via 或con不超过两排时，间距的问题！

[复制链接]
发表于 2013-3-30 20:26:58 | 显示全部楼层
回复 4# allen_tang


   能不能再解释的详细下？
回复 支持 反对

使用道具 举报

发表于 2013-4-1 10:42:06 | 显示全部楼层
学习 了   顶下
回复 支持 反对

使用道具 举报

发表于 2013-4-2 15:27:59 | 显示全部楼层
也是我一直的疑惑，学习了
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-3 14:32 , Processed in 0.012593 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表