bandgap中的稳定性问题

peleGuo · 发表于 2014-5-16 17:24:13

有稳定性问题，必须保证一定的裕量。

elec_888 · 发表于 2014-5-27 20:14:34

yes u may have stability problem .. a simple compensation can solve the problem ... run ur stability simulation many times with diffrent values until ur circuit is stable

bill66656 · 发表于 2014-6-22 00:16:51

在运放的输出节点作为断点仿交流稳定性，这样将两个环路综合考虑了。

这个带隙基准电路中的运放和其输出相连的两个PMOS构成两个环路，会引起稳定性问题么。。。
对于这个问题 ...
金小龟发表于 2013-1-14 21:41

登录/注册后可看大图

mouseyyh · 发表于 2014-7-11 17:43:56

看看都有哪些基准结构

youlin123 · 发表于 2014-8-22 15:17:37

可以呀，，，不错

andy2000a · 发表于 2014-8-28 00:33:20

不過一般使用 opa + bjt , feedback 會是一路 2電阻 diode , 另一路 resistor diode
這只單一電阻配後面 bjt . 有何特別 ?

如果是一般 1:8 + diode , 一般直接CMOS cascode 方式 , PSRR 高電路也簡易些
缺點是 cascode 須比較高 VCC 工作 .

122181414 · 发表于 2014-9-12 10:59:08

带隙环路稳定性.docx (161.51 KB, 下载次数: 390 )
是之前仿真过bandgap的环路稳定性。自己的一点理解。有不同看法希望同仁指出。

beyond某人 · 发表于 2014-10-16 10:02:52

回复 13# bill66656

那么输入信号是谁呢？VDD？

bohaiyujialing · 发表于 2014-10-22 12:46:16

嗯，我也做过bandgap，就是stb令我头疼。

adulmyll · 发表于 2014-10-25 15:38:50

先顶再看

[求助] bandgap中的稳定性问题

浏览过的版块

站长推荐 /2