如何用vhdl语言进行层次化设计？

lzb

请问在vhdl语言设计中，如何建立自己的库，以便把自己设计的程序包、函数、变量定义及实体包含进去
在层次化的设计中，如何把已设计的低层次的vhdl原文件编译和综合成一个元件COMPONENT模型，以便共
上层文件调用，（大部分书上只讲了元件的声明及如何建立元件COMPONENT模型的实例，而没讲该元件模
型的功能具体是如何实现的）我在对有元件声明的VHDL文件编译时，错误提示信息为：该元件不存在，我
不知道该怎样才能使用该元件component模型，怎样才能把该元件加入自己定义的库中。不知是否有相应
的工具软件？（在MAX+PLUS II软件里找不到相应的功能）