在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: azhen1987

[原创] 关于MOS管作去耦电容(decoupling cap)的问题

[复制链接]
发表于 2016-11-30 21:36:56 | 显示全部楼层
2016-11-30_213724.bmp
发表于 2016-11-30 21:43:34 | 显示全部楼层
DECOUPLING CAPACITOR DESIGN ISSUES IN 90NM CMOS.pdf (982.16 KB, 下载次数: 255 )
Design, Layout and Placement of On-Chip Decoupling Capacitors in IP Blocks.pdf (8.68 MB, 下载次数: 217 )

Parasitic Resistance in an MOS Transistor Used as On-Chip Decoupling Capacit.pdf (63.09 KB, 下载次数: 156 )

Layout of Decoupling Capacitors in IP Blocks for 90-nm CMOS.pdf (2.25 MB, 下载次数: 170 )
发表于 2017-10-12 15:05:12 | 显示全部楼层
谢谢分享
发表于 2022-5-26 14:45:14 | 显示全部楼层
发表于 2022-7-8 09:36:58 | 显示全部楼层
顶你个肺
发表于 2023-5-15 14:32:31 | 显示全部楼层


yohuang 发表于 2012-12-22 15:31
DCAP设计里面有几个重要参数,沟道电阻R和电容. DCAP从性能角度看, R越小越好, 如果电压比较低 ...


你好,请问对电源的响应慢了的话不是更起到滤波的作用了吗,为啥效果更差了呢
发表于 2024-3-23 16:18:06 | 显示全部楼层
学习学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 07:25 , Processed in 0.020416 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表