在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7671|回复: 5

[求助] 全差分开关电容运放设计

[复制链接]
发表于 2012-12-12 23:52:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

全差分电路运放

全差分电路运放

指标:

1.
负载:正负输出端上各接1pF电容;  
2.
差分放大器输入共模电压:0.9V

3.
差分放大器差模输入范围:2V Vpp(定义为Full Scale

4.
差分输入2V阶跃信号时,静态建立误差 < 0.05%

5.
差分放大器工作频率 > 100MS/s

6.
差分放大器动态建立误差 < 0.05% (2V input step response)

7.
差分放大器输出THD > 70dB (-1dBFS input level, fin~=10MHz)

8.
差分放大器输出SNR > 70dB (-1dBFS input level, fin~=10MHz)
.


运放要求:

a)
建立仿真模型,并用于开关电容放大器的仿真;

b)
管级电路,需包含完整的共模反馈电路;

c)
管级电路,需包含偏置电流产生电路(从Ib=50uA产生)。

现在对指标分析THD,SNR不知道怎么计算,还有就是运放的建模仿真怎么做啊?是用受控源吗?还是用VERILOGA?

本人刚学习模大,望各位高人给予指点,希望能对各个指标计算进行分析,运放怎么建模分析,多谢~!

 楼主| 发表于 2012-12-12 23:54:38 | 显示全部楼层
自己先顶一个~
发表于 2012-12-15 21:23:58 | 显示全部楼层
这个怎么放上这里了?这模大。。。还是自己慢慢搞吧。。。。
 楼主| 发表于 2012-12-16 14:07:57 | 显示全部楼层
搞死搞残啊~
发表于 2012-12-16 18:40:44 | 显示全部楼层
根据要求推出运放的DC GAIN/ UGBW
发表于 2023-7-26 18:11:18 | 显示全部楼层
你好请问一下这个电路是哪篇文献或者教科书的截图呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 09:07 , Processed in 0.018032 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表