System-Level Simulation for CT Delta-Sigma Modulator in matlab simulink

eilleenyang · 发表于 2012-12-11 09:04:57

您需要登录才可以下载或查看，没有账号？注册

x

一篇不错的关于non-idealities of CT SD AD建模的文, Clock jitter 等。

kuxuanxinzai · 发表于 2013-1-18 14:26:20

回复 1# eilleenyang

楼主，这片文章中说对jitter的建模可以用sign模块来时限，将他的采样时间间隔设置成一个可变的亮。

敢问这样可以吗？在simulink里面sample time 那个选项所设置的采样时间是一个固定值啊，如何用将randn生成的可变部分加入进去呢？

kuxuanxinzai · 发表于 2013-1-18 16:42:54

回复 1# eilleenyang

两外我看了里面不同jitter情况下，输出的PSD，我感觉这个明显掺水分了。给出的图根本不想在不同jitter情况下的影响，而倒是想频谱发生泄漏的情况下输出PSD。根据我自己做的jitter模型，应该是会抬高噪底

未命名.JPG

haimiao2008 · 发表于 2013-1-18 17:29:09

不错的呀！！！！

haimiao2008 · 发表于 2013-1-18 17:42:50

靠！！！怎么就是没钱呀！！！

scion · 发表于 2013-1-19 09:56:25

感謝樓主分享,謝謝 !

wanyanbupo_2011 · 发表于 2013-4-1 21:36:30

学习了~~~

wanyanbupo_2011 · 发表于 2013-4-1 21:37:21

学习了~~~

ztp_zyy9 · 发表于 2013-4-8 17:54:21

回复 1# eilleenyang

这篇paper 很好

cdting · 发表于 2014-2-24 00:56:01

感謝 ~~~~

[资料] System-Level Simulation for CT Delta-Sigma Modulator in matlab simulink