在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ALUOp

[资料] Design Compiler 1 Student & Lab Guide 2012.06 (可搜寻 PDF)

[复制链接]
发表于 2019-6-10 16:43:55 | 显示全部楼层
谢谢分享
发表于 2019-6-10 16:52:30 | 显示全部楼层
谢谢分享
发表于 2019-6-10 17:14:34 | 显示全部楼层
谢谢分享
发表于 2019-6-17 11:21:49 | 显示全部楼层
虽然不知道有没有用,觉得是好资料,下了!
发表于 2019-6-19 17:03:36 | 显示全部楼层
thanks for sharing
发表于 2019-6-20 17:18:35 | 显示全部楼层
谢谢楼主
发表于 2019-6-22 19:50:51 | 显示全部楼层
thanks for sharing
发表于 2019-7-9 04:02:12 | 显示全部楼层
应该是可以的,再说在FPGA上实现逻辑其实是把逻辑分布到look up table上,其实并没有除法逻辑!
发表于 2019-7-9 04:09:13 | 显示全部楼层
Lab Guide 2012.06
发表于 2019-7-15 22:26:15 | 显示全部楼层
是要找的资料
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-21 08:35 , Processed in 0.037360 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表