设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教一个verilog编写测试程序的问题
12
返回列表 发新帖
楼主: wwwww965

请教一个verilog编写测试程序的问题

[复制链接]
tanlihua
发表于 2007-6-10 23:24:16 | 显示全部楼层
谢谢阿，真好啊
回复 支持 反对

举报

laserprince
发表于 2010-1-17 21:07:16 | 显示全部楼层
我也出现这个错误了，现在知道了，谢谢以上的回答的朋友
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

elvan
发表于 2010-1-17 21:15:12 | 显示全部楼层
#100
这个无法综合的。。。。。。。。。。。。。
回复 支持 反对

举报

hgbauer
发表于 2010-4-10 15:00:49 | 显示全部楼层
我也遇到了这样的问题。。原来是#无法综合。。谢谢 了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

huanguestc002
发表于 2010-4-10 17:06:20 | 显示全部楼层
流程没搞对，测试文件咋个能综合嘛
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 05:56 , Processed in 0.018911 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表