请教512个数相加的verilog代码，如何循环简化？急急

dong_chun_xiao · 发表于 2012-10-25 22:36:44

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请教verilog hdl 高手：
reg[15:0] addt[511:0];//定义一个512个一维数组
wire[31:0] sumd;
assign sumd=addt[0]+addt[1]+addt[2]+addt[3]+addt[4]+addt[5]+....addt[511];//如何这样写，代码太长了。

请高手指点，如何简化啊。多谢多谢！！！！！

falloutmx · 发表于 2012-10-26 09:10:42

一定要求一个周期完成？

xmffsf · 发表于 2012-11-5 15:02:00

可以用for循环试试

waynor · 发表于 2012-11-5 15:21:11

不是代码太长的问题，写出来综合频率得多低啊。
明明是dsp的事情，非要用fpga一个个的加。
对每一位计数，【15:0】一共16个计数器，然后乘以每一位的系数。
【15】对应的计算器乘以2^16最后16个数相加。

Sandeman · 发表于 2012-11-5 22:37:31

楼上说的对，代码长不长是小问题，你这一个周期完成，时钟得多慢呀。如果非要这样可以用generation里面加for循环

[讨论] 请教512个数相加的verilog代码，如何循环简化？急急

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2