在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: steve_guo_1997

[求助] 低功耗bandgap求教(<1uA)

[复制链接]
发表于 2012-10-26 13:49:02 | 显示全部楼层
回复 14# steve_guo_1997

    回复 4# TianBian365

1. 有没有具体流片测试过,仿真结果和测试结果是否相近,在哪种工艺节点下实现?


A:流片过,仿真测试几乎一致。0.6um的bcd工艺。


2. 靠近高温区域是否会有问题? leakage有无影响?


A: 没有问题,(leakage<10nA),希望你对leakage有自己的表述,别张嘴就来,却抓不住要点。

leakage确实会随温度变化,但和W/L 以及VDS很相关,请看器件物理详解。


3. OS偏差如何?是否符合foundry mismatch参数?


A: OS跟匹配尺寸和环路增益相关,我就不多说了。。。


PS. 自己提出的问题,搞得自己跟专业一样。。。希望你去掉你的浮躁。。。不可能我把设计直接贴给你,只能提供你设计的思路。。

鄙人流片一次成功率较高,也没有你这般气场。。。
发表于 2012-10-26 13:54:41 | 显示全部楼层
回复 11# MOSBJT


     没有任何问题,但要考虑衬底漏电流。。。
 楼主| 发表于 2012-10-26 21:42:36 | 显示全部楼层
本帖最后由 steve_guo_1997 于 2012-10-26 22:02 编辑

回复 21# TianBian365

,大牛,受教了。
除此之外,这种bandgap设计中还有什么要注意的?
发表于 2012-11-7 09:11:40 | 显示全部楼层
回复 22# TianBian365

请教衬底漏电流是指衬底coupling及其它模块向衬底注入的电流么? 如何在仿真中模拟这种情况的影响,以及版图上如何保护?

如果用vertical PNP管来做bandgap,如果把PNP周围的sub-ring 加的宽一些,是否足够?
发表于 2015-7-24 12:46:47 | 显示全部楼层
很好的帖子 最近也在做这个 不知道结果怎么样 赫赫
发表于 2015-7-26 09:39:53 | 显示全部楼层
用depletion mos+trim
发表于 2015-7-31 01:25:23 | 显示全部楼层
亚阈值操作,并在准备给大地产区
发表于 2016-7-26 20:53:35 | 显示全部楼层
回复 21# TianBian365


   请教假如每一路只有0.1uA,npn的beta=50,高温时beta会变大到大概100多,同时ic 是ptat所以高温125度时可能所需的ib是3nA左右,然而cb结的漏电流此时已经大于3nA,在~10nA量级,这时ib方向反向了,不知道会不会有什么问题?
发表于 2016-7-27 09:44:34 | 显示全部楼层
楼主的要求还真是低,不一定要亚阈值,三极管也可以做到的,主要看你面积要求的,亚阈值的话,不保险也不实用,只是功耗低面积小而已。
发表于 2016-11-29 14:36:33 | 显示全部楼层
1. 有没有具体流片测试过,仿真结果和测试结果是否相近,在哪种工艺节点下实现?
流片过,仿真测试几乎一致。0.13um工艺。
2. 靠近高温区域是否会有问题? leakage有无影响?
没有问题。
3. OS偏差如何?是否符合foundry mismatch参数?
测试精度满足5%
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 23:33 , Processed in 0.020819 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表