怎么用flip flop 实现两个不同 clock domain 的数据交换？

windzjy · 发表于 2007-1-14 12:08:02

建议去看一篇文章"Crossing the abyss_asynchronous signals in synchronous world"，里面讲了不少实用的东西

zy1985 · 发表于 2007-1-14 19:31:00

dddddddddddddddddddddd

zy1985 · 发表于 2007-1-14 19:32:34

ddddddddddddddddd

zy1985 · 发表于 2007-1-14 19:33:34

ddddddddddddddddd

angelchz · 发表于 2007-1-17 14:18:06

好像要用到FIFO吧

z1222499 · 发表于 2007-1-17 16:29:20

多学习啊！！！！！！！！！！

ILvM · 发表于 2007-1-17 23:40:48

单纯的用寄存器打是不能保证数据正确，只能防止亚稳态往后传播。
如果出现多位数据同时变化，而刚好打到变化的边沿是，有的信号采到沿前的，有的信号才到沿后的，就会出现错误的数据

frankrick · 发表于 2007-1-18 17:10:02

原帖由 ILvM 于 2007-1-17 23:40 发表
单纯的用寄存器打是不能保证数据正确，只能防止亚稳态往后传播。
如果出现多位数据同时变化，而刚好打到变化的边沿是，有的信号采到沿前的，有的信号才到沿后的，就会出现错误的数据

嗯，如果被传递的多位信号之间有相关性，就要用异步FIFO来帮忙了

stanleyfan · 发表于 2007-1-18 17:32:25

如果是数据，估计应该不止一位，还是不要用触发器来同步，可能会产生错误，可以用以下方法
1.异步FIFO
2.可以的话，加一个使能信号，将使能信号同两个串连的触发器同步

楼主说问题要详细点

trurwong · 发表于 2009-7-3 23:32:01

今天面世的一个问题，clka中的一个8bit控制信号，传到clkb中，怎么处理亚稳态呢？不要用fifo，简单的逻辑实现

原帖由 frankrick 于 2007-1-3 01:44 发表

 登录/注册后可看大图

1. 首先保证Clock B能够采样到信号D，即必要时先扩展信号D的宽度（如果Clock A比Clock B频率高）。如果两个时钟的频率关系未知，那么可以采用B->A的反馈形式来扩展信号D的宽度；
2. 在Clock B domain中用多级 ...

怎么用flip flop 实现 两个不同 clock domain 的数据交换？

站长推荐 /2

怎么用flip flop 实现两个不同 clock domain 的数据交换？