在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3957|回复: 2

[求助] xilinx 配置offset in/out对应的clock

[复制链接]
发表于 2012-10-16 16:54:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 majia123qwe 于 2012-10-17 08:47 编辑

xilinx需要配置port对应的offset in/out,但是在选择时钟上有了问题。

比如端口是这样的:
output            sdram_clkout;
output[9:0]    sdram_a;

sdram_clkout是输出到SDRAM的clock,sdram_a是输出到SDRAM的address。
我想要配置的是sdram_a相对sdram_clkout的offset, 也就是
NET "SDRAM_A[0]"  OFFSET=OUT 5 ns AFTER "SDRAM_CLKOUT" RISING;

但是和altera不一样的是,在xilinx里,sdram_clkout不能配置为clock,所以也谈不上相对sdram_clkout的offset.

不知道大家是怎么解决这个问题的?
发表于 2012-10-16 19:40:47 | 显示全部楼层
buhuiaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa
 楼主| 发表于 2012-10-17 11:37:30 | 显示全部楼层
我大致查了下资料,可以用from to FFS来配置port到register的时间,但貌似对最终结果没有影响啊,从输出的timing report来看,仍然超出了我设定的值,最头大的是居然没有warning报告这个constrain没有被满足。
不知道是不是我的配置方式不对。

今天要先做点别的,有时间了再来研究一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-19 11:51 , Processed in 0.023513 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表