xilinx 配置offset in/out对应的clock

majia123qwe · 发表于 2012-10-16 16:54:53

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 majia123qwe 于 2012-10-17 08:47 编辑

xilinx需要配置port对应的offset in/out，但是在选择时钟上有了问题。

比如端口是这样的：
output sdram_clkout;
output[9:0] sdram_a;

sdram_clkout是输出到SDRAM的clock，sdram_a是输出到SDRAM的address。
我想要配置的是sdram_a相对sdram_clkout的offset, 也就是
NET "SDRAM_A[0]" OFFSET=OUT 5 ns AFTER "SDRAM_CLKOUT" RISING;

但是和altera不一样的是，在xilinx里，sdram_clkout不能配置为clock，所以也谈不上相对sdram_clkout的offset.

不知道大家是怎么解决这个问题的？

923618040 · 发表于 2012-10-16 19:40:47

buhuiaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa

majia123qwe · 发表于 2012-10-17 11:37:30

我大致查了下资料，可以用from to FFS来配置port到register的时间，但貌似对最终结果没有影响啊，从输出的timing report来看，仍然超出了我设定的值，最头大的是居然没有warning报告这个constrain没有被满足。
不知道是不是我的配置方式不对。

今天要先做点别的，有时间了再来研究一下

[求助] xilinx 配置offset in/out对应的clock

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1