在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: hhc789

[求助] system verilog 代码请教一个问题

[复制链接]
发表于 2012-10-13 18:46:45 | 显示全部楼层
回复 5# hhc789


   抱歉,我们一般都是用脚本命令行来运行的,questa我不熟悉,都用vcs/irun.不过肯定也有shell的脚本来run的。比如:
vlib work
vlog -f compile_questa_sv.f
vsim -suppress 2223 -do vsim.do -c -suppress 3829 top


compile-questa_sv.f的内容如下:

-suppress 2223
+incdir+$OVM_HOME/src
$OVM_HOME/src/ovm_pkg.sv
get.s
发表于 2013-5-19 21:30:26 | 显示全部楼层
也遇到过这种问题
发表于 2016-8-30 17:48:48 | 显示全部楼层
大牛的指点啊
发表于 2018-11-19 21:08:35 | 显示全部楼层
感谢楼主
发表于 2018-11-20 09:08:18 | 显示全部楼层
编译的先后顺序吧,一定要先编译package。
发表于 2018-11-20 09:49:48 | 显示全部楼层
6楼说的对
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-11 03:35 , Processed in 0.031565 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表