|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
我在用synopsys的design complice做DFT complice。
基本上都可以,但是在顶层有几个模拟的ports脚,是电源PAD_VDD,地PAD_GND,还有几个ADC的脚。在做DFT的时候被强行加入了一些cell,参加了运算。。我的意愿是,不要让这些Ports参加任何运算。用什么办法把这些Ports设dont touch呢?
我试过用set_dont_touch_network PAD_VDD但还是不行。
望赐教。感激不尽 |
|