在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: askermm

[求助] 做过sigma delta ADC进来下!!!!!!

[复制链接]
发表于 2012-9-8 10:46:04 | 显示全部楼层
回复 10# askermm

不好意思,之前输入法怎么也装不好。
我没有仔细看,我猜你第一个是行为级模型?第二个是CKT level?
用的是同一个窗?
我第一眼看到的是你两个DC附近噪底不一样。
我想表达的是,我印象里用Conservative是不够的,如果没有记错的话。因为后来我比较喜欢用hspice,支持多核。我的意思是你可以把tolerance之类的提高一个order再仿真一下。看看有没有变化,这可以确定你的仿真精度有没有问题。
另外的可能性是quantization noise 以各种形式的folding回来。不过这个我要看到你的具体modulator结构才能判断。
发表于 2012-9-8 11:29:29 | 显示全部楼层
回复 9# askermm


    check its coefficients with the models, did you used nonoverlap clk? and pay attention to the switches' SNR
发表于 2012-9-11 08:57:58 | 显示全部楼层
ckt调出跟行为级一致的动态特性,没那么容易的。尤其是要做高精度,很多问题都要考虑,而且要为layout留好margin
发表于 2014-6-28 23:02:43 | 显示全部楼层
what issue?
发表于 2020-3-23 10:50:00 | 显示全部楼层
great ~!!
发表于 2021-7-21 14:45:02 | 显示全部楼层
随便看看
发表于 2023-2-16 15:40:41 | 显示全部楼层
学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 10:31 , Processed in 0.018038 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表