PCIe总线的MSI中断机制

zbf_sjtu · 发表于 2012-8-31 17:07:43

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近在研究PCIe总线的相关内容,在看到PCIe总线的中断时,产生了一些疑惑：
   1、查资料说,PCIe设备申请中断时，MSI报文是通过存储器写TLP事务来提交中断申请,那这个MSI报文的内容（或者说是构成）是什么?是包含Message Address 和Message Data吗？
   2、查文档说，PCIe提请MSI中断，实质上是向Message Address所包含的地址里写Message Data字段包含的数据。根据Message Address的构成，只可能是向Destination ID的内容地址写，那这里的地址如何确定？是CPU的ID号吗？
   3、文章上讲，MSI机制最多可以支持32个中断，且要求中断向量是连续的，这里的中断向量是由谁分配的？每个PCIe设备是否可以发出32个中断申请？如果发生多个MSI中断同时出现的情形，如何仲裁MSI中断的优先级？又是由谁来仲裁的？
   4、如果某一PCIe设备要提请中断，那么MSI报文是否是在该PCIe设备中产生？还是在其他什么地方产生？

烦请各位帮忙解答，万分感谢。

parktaemung · 发表于 2012-9-21 21:10:17

这样啊

parktaemung · 发表于 2012-9-21 21:34:33

原来如此啊

chenting198724 · 发表于 2014-11-24 17:28:13

有答案了么？同问

越野 · 发表于 2015-1-17 18:00:49

打酱油的

huatiantian · 发表于 2015-5-17 10:56:15

多谢，太有用了！！！！！！！！正在找

longgepku · 发表于 2015-9-5 10:14:20

围观！

[解决] PCIe总线的MSI中断机制

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1