【已解决】为什么对保持时间检查时不需要设置时钟抖动

albert_eetop

这么说，比较牛的Jan M.Rabaey的教材Digital Integrated Circuits A Design Perspective（中文版：数字集成电路：电路、系统与设计（第二版）366页）中关于jitter对hold的影响的相关讨论有错误了。
是与不是啊？请大家一起来讨论甄别一下啊。

yohuang

这个问题其实很简单， 看你怎么定义JITTER了， 要从本质上理解JITTER， JITTER一般都是说对周期的影响，但是JITTER本质上是由温度，IR DROP， 串扰等随时间变化的因素引起的， 那么从个简单的例子看下：

FLOP_A  ------ CLB  ------- FLOP_B

只要FLOP A的CLK和B的CLK不是同一个连线， 那么就是说CLK源到A和B的路经情况就是不一样的， 各个地方的IR DROP，温度，串扰都不一样， 那么CLK源头的正沿到FLOP A和B的正沿时间就是不一样的， 所以肯定要考虑流余量， 只是这个余量你是叫他JITTER还是别的， 一般来说SKEW是与时间没关系的， 只是指空间位置差异的延迟差， 我把在某一个地点信号来的时间偏差与时间相关的叫JITTER。

albert_eetop

回复 12# yohuang

有道理！
版主有没有看看Jan M.Rabaey的教材Digital Integrated Circuits A Design Perspective（中文版：数字集成电路：电路、系统与设计（第二版）366页）中的内容，关于jitter对hold的影响，应该说是有问题的，或者说至少不完整。

胖大海1991

好帖子，学习啦

puxiancheng

学习了。

puxiancheng

个人理解。hold检查跟时钟周期无关，跟skew有关。。所以跟jitter无关。