麻烦大神帮我看看这芯片的差分信号和单端信号及共模信号的范围，谢谢

芷兰

MT41J64M16JT-15E_DDR3_SDRAM.zip (9.9 MB , 下载次数: 43 )

2012-8-26 23:46 上传

点击文件名下载附件
芯片资料

芷兰

大家帮个忙啊，希望大家对新人大大支持啊，非常感谢

芷兰

难道真的么人会吗

zcs841017

Table6和Electrical Specifications – DC and AC章节就有啊，好好看看

honejing

Page 48
Input high AC voltage: Logic 1 @ 175mV  [VIH(AC175)min ] = 175 mV
Input low AC voltage: Logic 0 @ –175mV [ VIL(AC175)max ] = -175mv

Input high AC voltage: Logic 1 @ 150mV  [VIH(AC150)min ] = 150 mV
Input low AC voltage: Logic 0 @ –150mV [ VIL(AC150)max ] = -150mv
you can also select  AC135, AC125, AC100 ...........

Page 51:
Differential input voltage logic high - slew [VIH,diff] min =  200mV
Differential input voltage logic low - slew  [VIL,dif ] min =  -200mV

芷兰

回复 5# honejing


     非常感谢你对新人的指点，我主要是对 Logic 1 @ 175mV  Logic 1 @ 150mV  Logic 1 @ 135 mV这几个参数如175mv，150mv，135mv这几个不太理解，还有就是Differential input voltage logic high - slew [VIH,diff] min =  200mV中的logic high - slew 不太清楚，以及Differential input voltage logic high    VIH,diff(AC)   Min 2 × (VIH(AC) - VREF)   Max VDD/VDDQ这个的差分判断与这个Differential input voltage logic high - slew [VIH,diff] 有什么区别，麻烦您再指点一下，非常感谢！

芷兰

回复 4# zcs841017


  看了一下不是很懂，VIN low; DC/commands/address busses  VIL  Min  VSS  Nom  n/a  n和a代表的是什么？麻烦您在帮忙指点一下，谢谢！

honejing

回 #6
这牵涉到比较多 SSTL 的逻辑方法，不易一下说明清楚，你自己多看点书来化解疑虑，我尝试用简单的方法来描述。基本上 DDR3对输入信号是逻辑1或0的解读是以 Vref 为逻辑门限，输入高于这个电压就判为逻辑 1 ，低于则判逻辑 0，但是若只有这一线之隔，就容易在临界的地方产生逻辑的不确定切换，所以进一步要求穿过 Vref 后要再增或减 175mv 才算是逻辑稳态，这就是 AC175。那为何又有AC150, AC135 ....，其实这是牵涉到一些 IC 工艺及DDR演进的历史问题，你可以不用管，不管你用哪一个规格，以要求时序规格而言，他都是一样的。

zcs841017

回复 7# 芷兰


    n/a一般是指不存在，没有该值。
比如VIL这个参数，没有典型值

Parameter/Condition                                      Symbol    Min      Nom     Max                 Unit    Notes
VIN low; DC/commands/address busses             VIL    VSS        n/a     See Table 24        V

yangvictor

一起學習一下！