关于sigma-delta调制器设计的一些疑问

feynmancgz · 发表于 2012-8-27 20:24:28

回复 10# hezudao

前辈说的很对！
确实，大概16bit以上，thermal noise会成为主要限制我觉得讨论supply，讨论各种noise会让初学者觉得a bit ovewhelming
毕竟supply并不是设计时考虑的主要问题
supply的影响也是比较复杂的，很难说这个大小是多少比较好
比如说降低supply吧，貌似可以降低功耗
但输入信号范围的降低可能比supply的降低更快，这样功耗反而会上升
但是降低supply又会降低decimation filter的功耗
最后功耗会怎么样，很难说
讨论各种noise，那就更复杂了
SC-DSM里面kT/C会成为最重要的限制因素，加大电容，OSR，in-band noise会下降
但是加大电容，GBW，SR可能都会下降，为了满足电路要求，又要增加功耗
加大OSR也会增加功耗
对于OTA的noise，增加第一级的Gm，噪声下降，但同时又会增加功耗
还有DAC mismatch的问题，如果是CT，那jitter，excess loop delay又会降低SNR
这样讨论起来，就太复杂了。。。

hezudao · 发表于 2012-8-27 21:03:55

回复 11# feynmancgz

其实没那么复杂，
看看你能用的dcdc输出是多少，一级ldo提供足够的parr,你大概可以得到最大的可用supply. 如果没有stress尽量maximize swing。到底多大swing取决于你的opmp了。之后就可以大概估计noise level.比如假设thermal dominant.不一定要到16bit, low power design 12,3都可能thermal noise limit. 如果sc,kt/c, ct,r的值。然后看看opamp的功耗和noise contribution.基本上你就能估计达到一定的snr需要多少power. 真正需要minimze的是current. 至于digital filter, 肯定用DVDd,电压一般比较低。至于osr都是很初期计算sqnr的时候确定的。和supply关系不大，至于excess loop delay之类更是和supply没什么关系，只会影响你ntf的设计，again这是sqnr的范畴。

rainman9112000 · 发表于 2012-8-28 23:44:41

回复 12# hezudao

楼上，你好，这两天猛学一通，再回过头来看你们说的这些也觉得亲切多了

如你之前所说，SDM的SNR主要由输入信号的幅度和第一级的积分器的KT/C噪声决定。那么我是否可以这么理解，一方面就是设计运放使其具有大的输入动态范围，同时具有足够的增益，SR及GBW，另一方面增大采样电容Cs以减小热噪声，那么该如何定量的计算以确定Cs的值呢
（若指标定为OSR=256,16bit精度，两阶单环1位结构，fs=12MHz）

接上面的说，对于1.8V的supply来说，满足要求的Cs是否会很大呢。如果这样的话，对于增益较小（比如0.5）积分器，Cf就会更大了，面积和功耗又会增加，我的理解对吗

如果我选用折叠共源共栅结构单级OTA作为积分器的运放的话是否可行，这样仿佛输出摆幅又会较小，我估算了一下，差分输出的Vpp最多大概1.5V，输入可能会高一些。

感觉还有很多地方没想通，又不敢写太多会把人吓跑。还请赐教了