很烦很郁闷的一个LVS问题

lixiaojun707 · 发表于 2012-8-9 21:42:17

在处理这样的问题前，最重要的一点：不要轻易认为工具会出错！可能性有，但基本不可能
可以从以下几个方面考虑：
1.先检查一下是否在调用两个子模块后，不小心画了其它层在上面。
2.检查一下是不是joinedable的问题。
3.仔细检查子模块pin引入连线的连接关系。
4.将两个子模块flat掉，试试
5.将flat掉的layout中的逐个加label（当然，要与schematic对应）做LVS检查，尝试比较LVS报错的区别。以便有助于找出错误。

另外很重要的一条：
清醒一下，再仔细检查。越是着急越忙乱就越容易出错！
尤其对于做LVS适用，有时休息一下换个状态反而很容易完成！
这是因为LVS最最重要的是找错，而不是改错！

暂且先想到这些。想到其他的再补充！
希望对你有所帮助。
lixiaojun707