在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!) 创芯人才网--重磅上线啦!
12
返回列表 发新帖
楼主: cike_assassin

[原创] FPGA 中实现PCIE 与pc的通信

[复制链接]
发表于 2013-11-5 15:44:23 | 显示全部楼层
求职点
发表于 2014-4-13 02:06:00 | 显示全部楼层
回复 22# jiegeng


初始化就是系统软件访问pcie设备的寄存器,同时设置一些寄存器;
tlp的包头里边包含很多内容,比如事物类型,payload大小,地址,tc号等等,自己看协议
发表于 2014-5-2 01:46:16 | 显示全部楼层
学习学习
发表于 2014-5-18 20:51:18 | 显示全部楼层
tlp的包头里边包含很多内容,比如事物类型,payload大小,地址,tc号等等

请问,我想通过PCIe传的数据,如何组织成TLP格式?谢谢
发表于 2014-5-19 09:35:24 | 显示全部楼层
没有大侠回答一下我的问题吗? 我的问题就是,我现在想调用XILINX V7里面自带的PCIe核,由于PCIe协议规定了传输的数据格式TLP,所以我就想知道,这个格式是由我FPGA里面的自己的可编程逻辑产生,还是PCIe核自己能够封装数据包了???毕竟对我来说,我最关心的是数据本身,PCIe格式不重要,谢谢哪个大侠给点指导
发表于 2014-6-6 15:13:31 | 显示全部楼层
我也在学习,求高手指导啊
发表于 2014-7-12 10:03:53 | 显示全部楼层
我不清楚你想问什么,我现在的pcie已经可以通信了,现在出现了别的问题
发表于 2015-5-18 21:51:29 | 显示全部楼层
回复 24# 爱在00身边


   可以考虑用PCIScope代替PCITree。。晚上可以下载到破解版
发表于 2015-9-5 10:10:37 | 显示全部楼层
TLP包由核产生
发表于 2015-9-8 17:09:29 | 显示全部楼层
楼主,项目有进展吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 06:41 , Processed in 0.023098 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表