在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4127|回复: 2

[讨论] XILINX上REG信号由assign赋值?

[复制链接]
发表于 2012-7-26 11:49:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近学习ISE软件功能,官网下载了XST的 XST User Guide for Virtex-6, Spartan-6, and 7 Series Devices
版本号UG687 (v 13.1) March 1, 2011
Chapter 4 XST Verilog Support中
Integer Handling in Verilog Concatenations Coding Example
reg [31:0] temp;
assign temp = 4’b1111 % 2;
assign dout = {12/3,temp,din};
文中temp是REG型,这里也能用assign赋值?请教下各位大牛这是为什么还是书写有错误?谢谢来访!
发表于 2012-7-26 14:58:44 | 显示全部楼层
当然不行的啊,assign语句左边必须是wire类型的,你可以在你的软件里面试试。会有语法错误提示的。
 楼主| 发表于 2012-8-27 14:03:26 | 显示全部楼层
谢谢。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 02:07 , Processed in 0.021937 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表